

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.

THIS PAGE BLANK (USPTO)

(6)

Japanes Patent Application Laid-Op n NO. 60-244094
Laid-Open Date: December 3, 1985

1. Title of the invention

PLATING METHOD FOR A PRINTED CIRCUIT BOARD

2. Claim

A plating method for a printed circuit board characterized in that, in order to obtain a difference in the amount of electrodeposition between front and reverse sides of the printed circuit board in the electroplating of copper foil on the front and reverse sides of a multilayer printed circuit board and of copper in through holes, a plating tank is divided up by a partition or the like, an anode is disposed in only one of the tanks, to face the surface of the printed circuit board on which the copper electrodeposition amount is desired, the surface on which it is not desired is placed in intimate contact with said partition, and circulation of the electrolytic solution between the tanks is carried out only through the though holes which perforate the printed circuit board.

THIS PAGE BLANK (USPTO)

⑫ 公開特許公報 (A)

昭60-244094

⑬ Int.Cl.⁴H 05 K 3/18
C 25 D 7/00

識別記号

厅内整理番号
7216-5F
J-7325-4K

⑭ 公開 昭和60年(1985)12月3日

審査請求 有 発明の数 1 (全3頁)

⑮ 発明の名称 プリント基板のメッキ方法

⑯ 特願 昭59-99947

⑰ 出願 昭59(1984)5月18日

⑮ 発明者 宮川 清隆 川崎市中原区上小田中1015番地 富士通株式会社内
 ⑯ 出願人 富士通株式会社 川崎市中原区上小田中1015番地
 ⑰ 代理人 弁理士 松岡 宏四郎

明細書

1. 発明の名称

プリント基板のメッキ方法

2. 特許請求の範囲

多層プリント基板の表裏の銅箔上とスルーホールとの銅の電解メッキに於いて表裏の電着量差を得るため、メッキ層を仕切板等で区分し、片槽のみにアノードを設け、プリント基板の銅の電着量の期待面を対向せしめ、期待せざる面を前記仕切り板に密接させ、槽間の電解液の還流をプリント基板のスルーホールの透孔のみで行うことを特徴とするプリント基板のメッキ方法。

3. 発明の詳細な説明

(1) 発明の技術分野

本発明は多層プリント基板の中間層においてめっきスルーホールで接続する Interstitial Villa Hole (以後 I. V. H. と記す) による表面層基板の銅の電解メッキに関するものである。

(2) 技術の背景

プリント基板に搭載する部品の集積度が多大になるに伴ない、多量の信号を処理する回路網を収容するプリント基板は多数層で構成し、バターン密度は稠密となり、かつ多層の表面層と中間層のそれぞれの表裏の導体バターンを単独にスルーホールメッキによって接続する I. V. H. 手法が用いられ、当該手法に対処するために関連する新技術の開発を必要とする。

(3) 従来技術と問題点

第1図は I. V. H. をなす多層プリント基板の表面層の断面図を示し、第2図は第1図のプリント基板の銅の電解メッキ方法を示す。

図に於いて 1 はプリント板基材、2A は表面銅層、2B は背面銅層、3 は透孔、4 は表面銅メッキ層、5 はスルーホール銅メッキ層、6 はメッキレジスト、7 は背面銅メッキ層、8 はメッキ槽、9 は電解液、10 はプリント基板、11 はアノード、12 はシールド板をそれぞれ示す。

第1図に示す如く、I. V. H. をなす多槽プリント基板の表面層は、厚さ約 100 μm の合成

樹脂によるプリント板基材1の両面に、約9 μm 厚の銅層2A、2Bを有し、I. V. H. のため約120 μm の透孔3よりなり、当該プリント基板を積層前に、透孔3内にスルーホール銅メッキ層5と、背面銅層2B上に導体パターンの銅メッキ層7をメッキレジスト6を施して銅の電解メッキをなし、スルーホール銅メッキ層5として10～20 μm 厚背面銅メッキ層7として約20 μm 厚の電解銅の電着を必要とし、当該プリント基板を多層基板として積層後表面銅層2A上に導体パターンを電解メッキしてエッチングするため、表面銅層2A上の表面銅メッキ層4の厚さを極力薄く電着せしめて、表面銅層2A上に形成すべき導体パターン密度を高める。

しかしながらスルーホール銅メッキ層5と背面銅メッキ層7を銅の電解メッキをなす方法は第2図に示す如く、メッキ槽8に電解液9を満たし、メッキすべきプリント基板10とアノード11とを垂直に懸架浸漬し、プリント基板10の背面銅層2Bをアノード11側に対抗させ、表面銅層2

Aの全面積を覆う合成樹脂の平板のシールド板12を懸吊し、プリント基板10とアノード11に電圧を印加して銅の電解メッキをなす時、背面銅メッキ層7の銅の電着厚として20 μm 厚を得る時、スルーホール銅メッキ層5は10～20 μm 厚を得るが、表面銅メッキ層4の電着厚も亦10 μm 程度となり、シールド板12の電着の抑制効果は所望とはならない。

一般的にI. V. H. の手法に於ける表面銅メッキ層4の電着厚は、背面銅メッキ層7の1/10程度であることが期待され、背面銅メッキ層7の電着厚が20 μm である時、表面銅メッキ層4の電着厚は2 μm 以下であることが望ましいが、従来方法では上述の如くその数倍の電着厚となり、表面銅層2A上に導体パターンメッキ後エッチングして導体パターンを得るのに支障となっていた。

(4) 発明の目的

本発明は上記従来の欠点に鑑み、I. V. H. をなす多層プリント基板の表面層の銅の電解メッキに於いて、背面銅メッキ層の電着厚に対し、表

面銅メッキ層の電着厚を1/10以下にするプリント基板のメッキ方法の提供を目的とするものである。

(5) 発明の構成

そしてこの目的は本発明によれば、メッキ槽の電解液をメッキすべきプリント基板の周囲で、水密に遮断し、プリント基板の透孔を介してのみ電解液を還流せしめてメッキすることを特徴する、プリント基板のメッキ方法を提供することによって達成される。

(6) 発明の実施例

第3図は本発明によるメッキ方法を説明するための図で、図に於いて13は仕切り板、14A、14Bは移送管、15は移送ポンプをそれぞれ示す。

本発明によるI. V. H. のための導体パターンとスルーホールのためのメッキ方法は、第3図に示す如くメッキ槽8を仕切り板13で2区分し、区分されたメッキ槽8の電解液9を還流する如く移送管14Aと14Bとをそれぞれ接続し、移送

管14A、14Bの中間に移送ポンプ15を接着し、電解液9を矢印方向に移送せしめる。

仕切り板13は充分な強度を持つ電気的に不動体の合成樹脂等の平板よりなり、メッキ槽8と接する部分は水密に区分され層間に漏液せざる如くなし、メッキすべきプリント基板10の背面銅層2B面を、アノード11に對面させて仕切り板13に密着して容易に移動せざる如く接着する。

仕切り板13とプリント基板10面とを接着する際プリント基板10の全てのスルーホールメッキすべき透孔3を覆わざる如く開口する。

従がって銅の電解メッキに於いて、電解液9は仕切られた層間に於いてプリント基板10の透孔3を通して還流する如くなす。

(7) 発明の効果

以上詳細に説明した如く、本発明によるプリント基板のメッキ方法によれば、I. V. H. の多層基板の積層された表面の電解メッキの厚さを信号パターンを形成した背面の銅の電着厚に比べ1/10程度の厚さの銅の電着となし得て、表面の


導体パターンの稠密化に対応し得、I. V. H. のスルーホールの銅のメッキ厚は $1.0 \sim 2.0 \mu m$ 厚の電着を確保し、充分なスルーホールの接続の信頼性を確保し得るものである。

4. 図面の簡単な説明


第1図は I. V. H. をなす多層プリント基板の表面層の断面図を示し、第2図は第1図のプリント基板の銅の電解メッキ方法を示し、第3図は本発明によるメッキ方法を説明するための図である。

図に於いて 2A は表面銅層、2B は背面銅層、3 は透孔、4 は表面銅メッキ層、5 はスルーホール銅メッキ層、7 は背面銅メッキ層、9 は電解液、10 はプリント基板、11 はアノード、13 は仕切り板、15 は移送ポンプをそれぞれ示す。


代理人 弁理士 松岡 宏四郎



第1図



第2図



第3図

THIS PAGE BLANK (USPTO)